Rate Limiter称为速率限制器，顾名思义在仿真的作用是限制信号变化的速率。速率限制器限制通过它信号的一阶导数，输出的变化速度不超过指定的限制。

当速率限制器模块在连续模型中运行时（例如模型采样时间被继承，且驱动块的采样时间为零）初始条件则被忽略，t＝0时的块输出等于初始输入。

当速率限制器模块在离散模型中运行时（例如模型采样时间被继承，且驱动块的采样时间不为零）初始条件则被保留。

速率限制器的数据类型不支持Simulink中的布尔数，其他数据类型都支持。